DFT Engineer

DFT Engineer Jobbeschreibung Herausforderungen sind unser Antrieb, Innovation unsere Berufung. Wir bei Kandou sind ein Team aus passionierten, versierten Fachleuten, die in der Halbleiterindustrie Maßstäbe setzen. Wir sind ein innovativer Marktführer bei High-Speed- und energieeffizienten Chip-to-Chip-Link-Lösungen, die entscheidend für die Entwicklung der Elektronikindustrie sind, und entwickeln uns kontinuierlich weiter, um nicht nur den Anforderungen der Kunden von heute, sondern auch von morgen gerecht zu werden. Wenn Sie es lieben, Teil eines High-Tech Scale-ups zu sein, und motiviert sind, Ihre Grenzen zu erweitern und den Status quo infrage zu stellen, haben wir eine Chance für Sie. Wir suchen aktiv einen einfallsreichen DFT Engineer mit Sitz in Lausanne, Schweiz oder UK Hauptverantwortlichkeiten: Hierarchische MBIST- und Scan-Insertion, BSD-ImplementierungATPG-Mustergenerierung, Coverage-Analyse, Konvergenz zu hohen Coverage-MetrikenMustersimulationen mit TimingDefinition von Testmodus-Timing-Constraints, Analyse von Timing-Reports und Konvergenz des TimingsEntwicklung zyklusgenauer funktionaler Muster unter Verwendung der IJTAG-MethodikEngte Zusammenarbeit mit den Test- und Produktionstechnik-Teams zur Fehlersuche und Inbetriebnahme von Geräten bei Probe und Final TestDebugging von Silicon-Problemen Kenntnisse: Exzellente Kommunikationsfähigkeiten und ein starker Teamplayer mit einer „Can-Do“-EinstellungExzellente Debugging-FähigkeitenGute Scripting-Kenntnisse zur Entwicklung von Automatisierungen Qualifikationen: 5+ Jahre DFT-Erfahrung einschliesslich Implementierung, Testmusterentwicklung und SimulationNachgewiesene Erfahrung in der Mitwirkung an DFT-Lösungen für komplexe DesignsErfahrung in der Arbeit mit IJTAG-MethodologienErfahrung mit hierarchischer MBIST-Insertion, hierarchischer Scan-Insertion und Scan-Compression-MethodologienErfahrung in der ATPG-Mustergenerierung für verschiedene Arten von Fehlermodellen, Fehler-Coverage-Analyse und Konvergenz zu hohen Coverage-MetrikenGute Debugging-Fähigkeiten bei der Simulation von Mustern mit TimingErfahrung mit branchenüblichen EDA-Tools für DFT, Timing und SimulationKenntnisse in System Verilog Ausbildung: Bachelor of Engineering in Electronics and Electrical Engineering, Computer Engineering (gleichwertig oder höher) jpid86eeb54jm jpit0832jm jpiy26jm