Senior/Principal Researcher: Next-generation NPU and Agentic CPU Micro-architecture

Huawei stellt sich eine Welt vor, in der Technologie Menschen verbindet, Industrien stärkt und das menschliche Potenzial freisetzt. Geleitet von seiner Mission, das Leben durch Kommunikation und intelligente Innovation zu bereichern, steht Huawei an der Spitze der globalen digitalen Transformation. Als führendes Unternehmen im Bereich Informations- und Kommunikationstechnologie (ICT) geht das Unternehmen Pionierarbeit bei Durchbrüchen in der künstlichen Intelligenz, im Cloud Computing und bei Smart Devices – und baut so das intelligente Fundament einer vollständig vernetzten Welt.
Durch seine Geschäftsgruppen Carrier, Enterprise und Consumer liefert Huawei belastbare digitale Infrastrukturen, fortschrittliche Cloud- und KI-Plattformen sowie transformative Geräte, die Fortschritt auf jeder Ebene ermöglichen. Durch die Unterstützung von 45 der 50 weltweit führenden Telekommunikationsbetreiber und die Bedienung eines Drittels der Weltbevölkerung in mehr als 170 Ländern gestaltet Huawei eine Zukunft, in der Konnektivität zu einem leistungsstarken Katalysator für Chancen und nachhaltiges Wachstum wird.
Dieser Geist mutiger Innovation wird durch die Huawei Technologies Switzerland AG verkörpert. Von ihren Forschungszentren in Zurich und Lausanne aus verschieben wegweisende Teams die Grenzen von High-Performance Computing, Computer Architecture, Computer Vision, Robotics, Artificial Intelligence, Neuromorphic Computing, Wireless Technologies und Networking – und entwerfen die intelligenten Systeme, die die digitale Ära von morgen definieren werden.

Verantwortlichkeiten:

• Die Forschung untersucht die nächste Generation von Neural Processing Units (NPUs), mit besonderem Schwerpunkt auf der Core-Mikroarchitektur. Dies umfasst das Frontend (Branch Prediction, BTB, Instruction Prefetcher), Register Files, Issue- und Wake-up-Logik, skalare Funktionseinheiten, Vektor-Funktionseinheiten und Tensor-Einheiten; das Backend (TLBs, L1, Scratchpads); sowie die breiteren Cache-Hierarchien und Speichersysteme, die diese speisen. Parallel dazu untersucht die Arbeit eine neue Generation von CPUs, die auf die Ära der agentischen KI zugeschnitten ist. Da agentenbasierte Systeme nun Zeit nicht nur auf der GPU/NPU, sondern auch auf der CPU verbringen – indem sie Tool Calling, Agent-Logic Scheduling, Context Management und ähnliche Aufgaben übernehmen – muss die CPU widerstandsfähig gegenüber Bursty Compute werden und in der Lage sein, schnelles Context Switching durchzuführen, ohne das Resource Thrashing und die begrenzten On-Chip-Kontexte, die heutige Designs einschränken (von denen die meisten nur 2-way SMT unterstützen), zu verursachen.
• Untersuchung und Prototyping neuer architektonischer Merkmale, einschließlich, aber nicht beschränkt auf:

o NPU Core Micro-architecture: Untersuchung von Frontend-Mechanismen (Branch Prediction, BTB, Instruction Prefetching), Register File Organisation, Issue- und Wake-up-Logik sowie das Design von skalaren, Vektor- und Tensor-Funktionseinheiten, um den Durchsatz und die Auslastung für KI-Workloads zu maximieren.
o NPU Backend und Memory System: Untersuchung von Backend-Strukturen einschließlich TLBs, L1-Caches und Scratchpads zusammen mit Cache-Hierarchien und Speichersystemen, die eine hohe Bandbreite und niedrige Latenz zu den Recheneinheiten aufrechterhalten.
o Agentic CPU Architecture: Design von CPUs, die auf agentische KI zugeschnitten sind, wobei der Prozessor Tool Calling, Agent-Logic Scheduling und Context Management neben accelerator-gebundenen Aufgaben übernimmt.
o Resilience to Bursty Compute and Context Switching: Entwicklung architektonischer Unterstützung für schnelles Context Switching und hohe Thread-Level-Concurrency, die über herkömmliches 2-way SMT hinausgeht und das On-Chip-Resource-Thrashing sowie die begrenzte Kontextkapazität aktueller Designs mildert.

• Erstellung und Präsentation von Forschungsarbeiten auf hochrangigen Konferenzen und in Fachzeitschriften (z. B. ASPLOS, ISCA, MICRO, HPCA).
• Aufbau und Pflege von Kooperationen mit führenden akademischen Institutionen und Fakultäten.
• Mentoring und Unterstützung von Nachwuchsforschern und Praktikanten bei ihrer beruflichen Entwicklung.

Anforderungen:

• MSc/PhD in Computer Science, Electrical Engineering oder einem verwandten Bereich.
• Ein starker Hintergrund in Computer Architecture und Micro-architecture ist zwingend erforderlich.
• Kreativität und die Fähigkeit, über den Tellerrand hinauszuschauen, um innovative Technologien zu entwickeln.
• Forschungserfahrung und/oder fundierte Kenntnisse in mindestens einem der folgenden Bereiche:

o Computer Architecture und Micro-architecture: Computer Architecture und Micro-architecture moderner Intel/ARM/AMD CPUs, Nvidia GPUs oder Googles TPUs.
o Erfahrung mit Computer-Architecture-Simulatoren: Gem5, ChampSim, Sniper, ZSim oder QFlex.
o Vector and Matrix Extensions: ARM SVE/SME oder Intel SSE/AVX/AMX.
o GPU-Programmiermodell: Verständnis von CUDA Kernels und PTX/SASS Instruktionen.
o Micro-architecture Characterization: Verständnis von Profiling, Charakterisierung und Engpassanalyse von Anwendungen auf CPUs/GPUs via Performance Monitoring Units (PMUs).

• Nachgewiesene Erfolge bei der Veröffentlichung von Forschungsarbeiten auf hochrangigen Konferenzen oder in Fachzeitschriften.
• Exzellente analytische Fähigkeiten, Problemlösungskompetenz und systemisches Denken.
• Starke Entwicklungs- und Prototyping-Fähigkeiten sind zwingend erforderlich.
• Starke zwischenmenschliche Fähigkeiten mit einem kollaborativen Geist und der Fähigkeit, unabhängig zu arbeiten.

Warum Sie zu uns kommen sollten:

• Zusammenarbeit mit erstklassigen Wissenschaftlern und Ingenieuren in einem offenen, von Neugier getriebenen Umfeld;
• Zugang zu modernster Technologie und Werkzeugen;
• Möglichkeiten für berufliches Wachstum und Entwicklung;
• Wettbewerbsfähiges Gehalt und eine hohe Lebensqualität in Zurich, im Zentrum Europas;
• Zu guter Letzt: Seien Sie Teil innovativer Projekte, die ein