Chercheur Senior/Principal : Micro-architecture NPU de nouvelle génération et CPU Agentic

Huawei envisage un monde où la technologie connecte les personnes, dynamise les industries et libère le potentiel humain. Guidée par sa mission d'enrichir les vies grâce à la communication et à l'innovation intelligente, Huawei se trouve à l'avant-garde de la transformation numérique mondiale. En tant que leader des technologies de l'information et de la communication (TIC), l'entreprise est pionnière dans les percées de l'intelligence artificielle, du cloud computing et des appareils intelligents — construisant le fondement intelligent d'un monde entièrement connecté.
Grâce à ses groupes d'activités Carrier, Enterprise et Consumer, Huawei fournit une infrastructure numérique résiliente, des plateformes cloud et d'IA avancées, et des appareils transformateurs qui permettent le progrès à tous les niveaux. Soutenant 45 des 50 meilleurs opérateurs de télécommunications au monde et servant un tiers de la population mondiale dans plus de 170 pays, Huawei façonne un avenir où la connectivité devient un puissant catalyseur d'opportunités et de croissance durable.
Cet esprit d'innovation audacieuse est incarné par Huawei Technologies Switzerland AG. Depuis ses centres de recherche à Zurich et Lausanne, des équipes pionnières repoussent les limites du High-Performance Computing, de l'Architecture Informatique, de la Computer Vision, de la Robotique, de l'Intelligence Artificielle, du Neuromorphic Computing, des Technologies Sans Fil et du Networking — architecturant les systèmes intelligents qui définiront l'ère numérique de demain.

Responsabilités :

• La recherche étudie la prochaine génération d'Unités de Traitement Neural (NPUs), avec un accent particulier sur la micro-architecture du cœur. Cela englobe le frontend (prédiction de branchement, BTB, prélecture d'instructions), les fichiers de registres, la logique d'émission et de réveil (issue and wake-up logic), les unités fonctionnelles scalaires, les unités fonctionnelles vectorielles et les unités tensorielles ; le backend (TLBs, L1, scratchpads) ; et les hiérarchies de cache et systèmes de mémoire plus larges qui les alimentent. En parallèle, le travail explore une nouvelle génération de CPU adaptés à l'ère de l'IA agentique. Comme les systèmes basés sur des agents passent désormais du temps non seulement sur le GPU/NPU mais aussi sur le CPU — gérant l'appel d'outils (tool calling), l'ordonnancement de la logique d'agent, la gestion du contexte et des tâches similaires — le CPU doit devenir résilient au calcul par rafales (bursty compute) et capable d'un changement de contexte rapide, sans l'agitation des ressources (resource thrashing) et les contextes limités sur puce qui contraignent les conceptions actuelles (dont la plupart ne supportent que le SMT à 2 voies).
• Étudier et prototyper de nouvelles fonctionnalités architecturales, incluant mais ne se limitant pas à :

o Micro-architecture du cœur NPU : Explorer les mécanismes de frontend (prédiction de branchement, BTB, prélecture d'instructions), l'organisation du fichier de registres, la logique d'émission et de réveil, et la conception d'unités fonctionnelles scalaires, vectorielles et tensorielles pour maximiser le débit et l'utilisation pour les charges de travail d'IA.
o Backend NPU et système de mémoire : Étudier les structures backend incluant les TLBs, les caches L1 et les scratchpads, ainsi que les hiérarchies de cache et les systèmes de mémoire qui maintiennent une large bande passante et une faible latence vers les unités de calcul.
o Architecture CPU Agentic : Concevoir des CPU adaptés à l'IA agentique, où le processeur gère l'appel d'outils, l'ordonnancement de la logique d'agent et la gestion du contexte aux côtés du travail lié aux accélérateurs.
o Résilience au calcul par rafales et au changement de contexte : Développer un support architectural pour un changement de contexte rapide et une haute concurrence au niveau des threads qui va au-delà du SMT conventionnel à 2 voies, en atténuant l'agitation des ressources sur puce et la capacité de contexte limitée des conceptions actuelles.

• Produire et présenter des articles de recherche dans des conférences et journaux de premier plan (ex: ASPLOS, ISCA, MICRO, HPCA)
• Établir et maintenir des collaborations avec des institutions académiques et des facultés de premier plan.
• Encadrer et soutenir les chercheurs juniors et les stagiaires dans leur développement professionnel.

Exigences :

• MSc/PhD en informatique, génie électrique ou domaine connexe.
• Une solide expérience en architecture et micro-architecture informatique est indispensable.
• Créativité et capacité à penser hors des sentiers battus pour développer des technologies innovantes.
• Expérience de recherche et/ou solides connaissances dans au moins un des domaines suivants :

o Architecture et micro-architecture informatique : Architecture et micro-architecture informatique des CPU Intel/ARM/AMD modernes, des GPU Nvidia ou des TPU de Google.
o Expérience avec des simulateurs d'architecture informatique : Gem5, ChampSim, Sniper, ZSim ou QFlex.
o Extensions vectorielles et matricielles : ARM SVE/SME ou Intel SSE/AVX/AMX.
o Modèle de programmation GPU : Compréhension des kernels CUDA et des instructions PTX/SASS.
o Caractérisation de la micro-architecture : Compréhension du profilage, de la caractérisation et de l'analyse des goulots d'étranglement sur des applications sur CPU/GPU via les Performance Monitoring Units (PMUs).

• Expérience avérée de publication d'articles de recherche dans des conférences ou journaux de premier plan.
• Excellentes capacités d'analyse, de résolution de problèmes et de pensée systémique.
• De solides compétences en développement et prototypage sont indispensables.
• Fortes compétences interpersonnelles, avec un esprit de collaboration et la capacité de travailler de manière indépendante.

Pourquoi nous rejoindre :

• Collaborer avec des scientifiques et ingénieurs de classe mondiale dans un environnement ouvert et axé sur la curiosité ;