Analog Layout Engineer (Lead)

CDI à 100% immédiatement ou à convenir.

Postulation uniquement en ligne - merci de mentionner sous source (ORP)

Chez Kandou, nous redéfinissons l'économie des infrastructures d'IA. Notre mission est de démocratiser l'IA en réduisant considérablement le coût total de possession (TCO) des systèmes matériels — un obstacle critique à une adoption évolutive.

Notre technologie propriétaire MIMO-over-copper alimente une architecture de mémoire IA basée sur des chiplets haute performance qui est à la fois évolutive et économe en énergie. Contrairement aux interconnexions traditionnelles, notre solution réduit considérablement la consommation d'énergie tout en préservant une bande passante élevée et une latence ultra-faible — libérant une efficacité sans précédent pour l'entraînement et l'inférence de l'IA à grande échelle.

L'architecture de Kandou n'est pas seulement une amélioration progressive — c'est un changement fondamental dans la manière dont le matériel d'IA est construit pour l'avenir.

Intitulé du poste : Analog Layout Engineer (Lead)

Responsabilités :
Poste en layout personnalisé et vérification de circuits analogiques, cellules, blocs et IP pour des liens de communication chip-to-chip haute vitesse multi-Gigabit (SerDes jusqu'à et au-delà de 28Gb/s et/ou IO mémoire) dans des nœuds technologiques de semi-conducteurs avancés
Layout et vérification de circuits analogiques très haute vitesse
Interagir étroitement avec l'équipe de conception pour comprendre les exigences et mettre en œuvre des solutions
Soutenir l'intégration au niveau de l'IP et de la puce
Soutenir et interagir avec les clients sur les exigences et la livraison d'IP
Exposition aux technologies de boîtier flip-chip

Expérience :
Doit avoir de l'expérience en layout analogique personnalisé de circuits et de blocs pour des émetteurs-récepteurs de liaison de données série multi-Gigabit ou des circuits HF/RF
Doit avoir une expertise en layout de circuits haute vitesse/fréquence tels que des amplificateurs, oscillateurs, boucles à verrouillage de phase (PLL), boucles à verrouillage de retard (DLL), et d'autres blocs de construction fondamentaux comme le biais, les tampons, les régulateurs, les filtres, les convertisseurs de données, etc.
Compréhension des approches et techniques de layout pour les circuits haute vitesse, des contraintes de matching, de la minimisation des parasites, des réseaux d'alimentation et des exigences ESD
Expérience sur les technologies de processus semi-conducteurs modernes incluant 28nm, 14/16nm, 7nm
Utilisateur d'outils EDA pour la conception et la vérification comme Cadence Virtuoso, Spectre/HSpice, Calibre/PVS DRC/LVS, extraction et modélisation des parasites, EM, et IR drop, ESD, etc.

Compétences :
Autonome, avec un fort sens de la propriété et de la responsabilité. Bon communicateur et esprit d'équipe
Gérer la charge de travail et les calendriers et rendre compte à l'équipe de direction interne
Formation en physique des semi-conducteurs

Éducation :
Diplômé en E.E.