Analog Layout Engineer (Lead)

CDI al 100% immediatamente o da concordare.

Postulation uniquement en ligne - merci de mentionner sous source (ORP)

In Kandou, stiamo ridefinendo l'economia delle infrastrutture AI. La nostra missione è democratizzare l'AI riducendo significativamente il Total Cost of Ownership (TCO) dei sistemi hardware — una barriera critica per l'adozione su scala.

La nostra tecnologia proprietaria MIMO-over-copper alimenta un fabric di memoria AI basato su chiplet ad alte prestazioni che è sia scalabile che efficiente dal punto di vista energetico. A differenza degli interconnessioni tradizionali, la nostra soluzione riduce significativamente il consumo di energia preservando un'elevata larghezza di banda e una latenza ultra-bassa — sbloccando un'efficienza senza precedenti per l'addestramento e l'inferenza dell'AI su scala.

L'architettura di Kandou non è solo un miglioramento incrementale — è un cambiamento fondamentale nel modo in cui l'hardware AI viene costruito per il futuro.

Job title: Analog Layout Engineer (Lead)

Responsabilità:
Posizione nel layout personalizzato e nella verifica di circuiti analogici, celle, blocchi e IP per collegamenti di comunicazione chip-to-chip ad alta velocità multi-Gigabit (SerDes fino a oltre 28Gb/s e/o memory IO) in nodi tecnologici semiconduttori avanzati
Layout e verifica di circuiti analogici ad altissima velocità
Interagire strettamente con il team di progettazione per comprendere i requisiti e implementare le soluzioni
Supportare l'integrazione a livello di IP e di chip
Supportare e interagire con i clienti sui requisiti e sulla consegna degli IP
Esposizione alle tecnologie di packaging flip-chip

Esperienza:
Deve avere esperienza nel layout analogico personalizzato di circuiti e blocchi per transceiver di collegamento dati seriali multi-Gigabit o circuiti HF/RF
Deve avere competenza nel layout di circuiti ad alta velocità/frequenza come amplificatori, oscillatori, phase-locked loops, delay-locked loops e altri blocchi costruttivi fondamentali come biasing, buffer, regolatori, filtri, convertitori di dati, ecc.
Comprensione degli approcci e delle tecniche di layout per circuiti ad alta velocità, vincoli di matching, minimizzazione dei parassiti, reti di alimentazione e requisiti ESD
Esperienza sulle moderne tecnologie di processo dei semiconduttori inclusi 28nm, 14/16nm, 7nm
Utilizzatore di strumenti EDA per la progettazione e la verifica come Cadence Virtuoso, Spectre/HSpice, Calibre/PVS DRC/LVS, estrazione e modellazione dei parassiti, EM, e IR drop, ESD, ecc.

Competenze:
Motivato, con un forte senso di proprietà e responsabilità. Buon comunicatore e capace di lavorare in team
Gestire il carico di lavoro e le scadenze e riferire al team di gestione interna
Background in Fisica dei Semiconduttori

Istruzione:
Laureato in E.E.